當前位置: 首頁 >> 學院新聞 >> 正文

芯片性能湖大新思路:超短溝道的垂直晶體管

創建于2021年05月06日 星期四作者 : 科研辦 瀏覽量 :

    我院劉淵教授團隊,通過使用范德華金屬集成的方法,實現了超短溝道的垂直場效應晶體管,為半導體器件性能的進一步提升提供了全新的思路。

    該項研究成果以“Transferred van der Waals metal electrodes for sub-1-nm MoS2vertical transistors”為題(原文地址:https://www.nature.com/articles/s41928-021-00566-0)發表在《自然·電子學》(Nature Electronics)雜志上,我院為第一單位,劉淵教授為通訊作者,研究生劉麗婷為第一作者。

134CD

劉淵教授團隊在《Nature Electronics》發表研究論文。

    隨著高性能器件的發展需求,器件尺寸的持續微縮是必然趨勢。摩爾定律指出:“集成電路芯片上所集成的電子器件的數目,每隔18-24個月就翻一倍;微處理器的性能提高一倍,或價格下降一半。”根據摩爾定律,器件的工藝節點以0.7倍的速率遞減。

    然而,近年來,遵循摩爾定律的既定路線已經開始動搖,隨著器件小型化至納米尺度,晶體管開始出現遷移率降低、漏電流增大、功耗增加等嚴重的短溝道效應,這使得傳統平行晶體管的微縮方法逼近物理極限。為了進一步促進晶體管的微縮,開發新結構的器件引起廣大研究者的興趣。

    垂直晶體管具有天然的短溝道特性:其溝道長度僅由材料厚度決定,半導體溝道以三明治結構處于底電極與頂部電極之間。因此,垂直晶體管的研發有望作為一種全新的器件微縮方向,可以將溝道物理長度縮小至10 nm甚至5 nm以下,而不用依賴于傳統的高精度光刻技術。然而,受傳統高能金屬沉積技術的影響,垂直晶體管的金屬-半導體間形成了非常不理想的接觸界面,此界面會破壞整個器件的溝道,增加垂直隧穿電流,使器件不受柵極調控。這種現象在短溝道器件下更加明顯,使得垂直器件在10 nm以下微縮面臨巨大挑戰。

    為此,劉淵教授課題組采用低能量的范德華電極集成方式,實現了以二硫化鉬作為半導體溝道的薄層甚至單原子層的短溝道垂直器件。研究人員將預制備的金屬電極物理層壓到二硫化鉬溝道的頂部,保留了二維半導體的晶格結構及其固有特性,形成理想的范德華金屬-半導體界面。

7E9EC

二硫化鉬垂直晶體管的制作過程和金屬-半導體界面的表征。

    與傳統的金屬沉積技術形成的金屬-半導體界面相比,該理想界面原子級別平整,減小了隧穿電流(上圖)。通過對垂直器件進行微縮,該工作發現溝道長度為0.65 nm和3.6 nm的垂直器件仍可以實現26和1000的開關比,將垂直晶體管的開關比性能提升了兩個數量級。此外,通過低溫電學測試表明,在3.6 nm的極短溝道下,范德華垂直器件的工作機制仍以熱電子發射為主導。

    這種方法還可以運用到其他層狀半導體作為溝道上,均實現了小于3 nm厚度的垂直場效應晶體管,證明了范德華電極集成對于垂直器件微縮的普適性。這項研究有望為生產出擁有超高性能的亞3nm級別的晶體管,以及制備其它因工藝水平限制而出現不完美界面的范德華異質結器件,為提升芯片性能提供了一種全新的低能耗解決方案。

 

国产亚洲18岁入口